프리실리콘 설계 사이클 수일내 수행하는 검증 혁신 달성...보다 빠르고 신뢰성 높은 AI/ML 시스템온칩개발
지멘스 EDA 사업부 4월 6일, 엔비디아(NVIDIA)와 협력을 통해, 지멘스의 하드웨어 가속 검증 시스템인 벨로체(Veloce™) proFPGA CS와 엔비디아 성능 최적화 칩 아키텍처를 사용하여, 반도체 설계자와 시스템 아키텍트들이 최초 실리콘 양산 이전에 수조 단위의 검증 사이클을 실행 및 캡처함으로써 더욱 최적화된 설계를 구현할 수 있도록 지원하고 있다고 발표했다.
양사는 오랜 전략적 파트너십의 일환으로, Siemens Veloce proFPGA CS의 확장 가능하고 성능 최적화된 하드웨어 아키텍처와 엔비디아의 성능 최적화 칩 아키텍처(performance-optimized chip architecture)를 결합하였다. 이는 단 며칠 만에 수십조(trillions) 사이클을 캡처하는 데 성공한 것으로, 기존에 불가능하다고 여겨졌던 과제를 마침내 실현한 성과라고 업체 측은 전했다.
장 마리 브루네(Jean Marie Brunet) 하드웨어 가속 검증 부문 수석 부사장 겸 총괄 책임자는 “엔비디아와 지멘스는 다양한 분야에서 협력하고 있으며, 최근에는 고도로 복잡한 AI/ML SoC가 요구하는 검증 요건에 대응하기 위해 하드웨어 가속 검증 방법론과 FPGA 기반 프로토타이핑 발전에 특히 주력하고 있다"라고 말하며, "지멘스의 Veloce proFPGA CS는 고도로 유연하고 확장 가능한 하드웨어 아키텍처와 직관적인 구현·디버그 소프트웨어 플로우를 결합하여 이러한 과제를 해결하며, 단일 FPGA IP 검증부터 수십억 게이트 규모의 칩렛 설계에 이르기까지 고객이 언제나 최적의 솔루션을 활용할 수 있도록 지원한다"라고 말했다.
NVIDIA 나렌드라 콘다(Narendra Konda) 하드웨어 엔지니어링 부문 부사장은 "AI 및 컴퓨팅 아키텍처가 갈수록 복잡해지는 가운데, 반도체 팀은 대규모 워크로드 검증과 시장 출시 기간 단축을 위한 고성능 검증 솔루션을 필요로 한다"라고 말하며, "NVIDIA의 성능 최적화 칩 아키텍처와 지멘스의 Veloce proFPGA CS를 통합함으로써, 설계자는 수일 내에 수조 개의 사이클을 캡처할 수 있게 되었으며, 이를 통해 차세대 AI의 신뢰성을 확보하는 데 필요한 확장성을 갖추게 되었다"라고 말했다.
<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>
